Example Image´ó·¢28

ÔÚÕâÀï¸æËßÎÒÃÇÄúµÄÐèÇó°É

ÎÒÃÇ¿ÉÒÔ¸ü¿ìµÄÏàʶÄúµÄÐèÇó
ÆóÒµÈ˲ÅÕÐÆ¸ÐèÇó·´Ïì

È˲ÅÐèÇó


ÁªÏµÈË&ÁªÏµ·½·¨


ÔÚÕâÀï¸æËßÎÒÃÇÄúµÄÐèÇó°É

ÎÒÃÇ¿ÉÒÔ¸ü¿ìµÄÏàʶÄúµÄÐèÇó
ÆóÒµÍÅÅà±íµ¥
´ó·¢28¡¤(ÖйúÓÎ)¹Ù·½ÍøÕ¾

Ìì½òFPGA¸ÚλÈÈÕУü20¼ÒÃûÆóн×Ê´ó½ÒÃØ£¡¼¼ÄÜÒªÇó+ְҵ·¾¶È«ÆÊÎö

Ìì½òFPGA¸ÚλÈÈÕУü20¼ÒÃûÆóн×Ê´ó½ÒÃØ£¡¼¼ÄÜÒªÇó+ְҵ·¾¶È«ÆÊÎö

СÐò

Ëæ×Å5GͨѶ¡¢È˹¤ÖÇÄÜ¡¢¹¤Òµ×Ô¶¯»¯µÈÁìÓòµÄ±¬·¢Ê½ÔöÌí£¬£¬ £¬£¬FPGA¹¤³Ìʦ×÷Ϊ¡°Ó²¼þÂß¼­¼Ü¹¹Ê¦¡±£¬£¬ £¬£¬ÒѳÉΪ¸ß¶ËÖÆÔìÒµÓëÊý×Ö¹¤ÒµµÄ½¹µãÈ˲𣡣¡£¡£½üÆÚ£¬£¬ £¬£¬Ìì½òµØÇøFPGA¸ÚλÐèÇóÒ»Á¬ÅÊÉý£¬£¬ £¬£¬Í¨Ñ¶¡¢¾ü¹¤¡¢°ëµ¼ÌåµÈÁìÓòÃûÆó·×·×Å׳öéÏé­Ö¦¡£¡£¡£¡£±¾ÎÄ»ùÓÚ×îÐÂÕÐÆ¸Êý¾Ý£¬£¬ £¬£¬ÎªÄãÉî¶ÈÆÊÎöÌì½òFPGA¸ÚλÏÖ×´¡¢Ð½×Êˮƽ¼°¼¼ÄÜÒªÇ󣬣¬ £¬£¬²¢ÌṩְҵÉú³¤Â·¾¶½¨Ò飬£¬ £¬£¬ÖúÄã¾«×¼ÕÆÎÕ»úÔµ£¬£¬ £¬£¬¸ßЧ±¸Õ½ÇóÖ°£¡

A bar chart showing FPGA salary ranges in Tianjin by experience level

Ò»¡¢¸Úλ»ã×Ü£º20¼ÒÃûÆóÁýÕÖÈ«¹¤ÒµÁ´£¬£¬ £¬£¬¸ßн¸ÚλÈÎÄãÑ¡

Ìì½òFPGA¸ÚλÂþÑÜ·ºÆð¡°¸ß¶Ë»¯¡¢¶àÔª»¯¡±Ìص㣬£¬ £¬£¬º­¸ÇͨѶװ±¸¡¢¾ü¹¤µç×Ó¡¢ÒÇÆ÷ÒÇ±í¡¢°ëµ¼ÌåоƬµÈ½¹µãÁìÓò¡£¡£¡£¡£ÒÔÏÂΪ´ú±íÐÔÆóÒµ¼°¸ÚλÀàÐÍ£º

? ͨѶ/ÍøÂçÁìÓò

  • ô๭Á¦´´¿Æ¼¼£º¸ß¼¶FPGA¹¤³Ìʦ£¨¸ßËÙ½Ó¿Ú¿ª·¢£¬£¬ £¬£¬PCIe/SRIOÆ«Ïò£©
  • Ìì½ò¹âµçͨѶ¼¼Êõ£ºFPGA¿ª·¢¹¤³Ìʦ£¨Í¨Ñ¶Ð­ÒéʵÏÖ£¬£¬ £¬£¬15-20k¡¤13н£©
  • Ìì½ò°²Á¦ÐÅͨѶ¿Æ¼¼£ºFPGA¿ª·¢¹¤³Ìʦ£¨SerDes¸ßËÙ½Ó¿Ú£¬£¬ £¬£¬Í¨Ñ¶Ëã·¨Â䵨£©

? ¾ü¹¤/º½¿Õº½ÌìÁìÓò

  • Ì©ºÀ¾ü¹¤£º×ÊÉîǶÈëʽFPGA¹¤³Ìʦ£¨ZynqоƬ¿ª·¢£¬£¬ £¬£¬13-20k¡¤13н£©
  • Ìì½ò¹âµç¾ÛÄÜͨѶ£ºFPGA¿ª·¢¹¤³Ìʦ£¨±£ÃÜÏîÄ¿£¬£¬ £¬£¬Ê±ÐòÓÅ»¯ÂÄÀúÓÅÏÈ£©

? °ëµ¼Ìå/оƬÉè¼ÆÁìÓò

  • Ìì½ò·«Ì½¿Æ¼¼£º¸ß¼¶FPGA¿ª·¢¹¤³Ìʦ£¨À×´ï/ͨѶËã·¨Âß¼­ÊµÏÖ£¬£¬ £¬£¬21-30k¡¤14н£©
  • ij±±¾©´óÐ͵ç×ÓÆóÒµ£¨Ìì½ò·Ö²¿£©£º¸ß¼¶FPGA¿ª·¢¹¤³Ìʦ£¨PCIe 4.0½Ó¿Ú£¬£¬ £¬£¬20-35k£©

? ÒÇÆ÷ÒDZí/¹¤Òµ¿ØÖÆÁìÓò

  • Ìì½òï»»ªÒÇÆ÷¿Æ¼¼£º¸ß¼¶FPGA¹¤³Ìʦ£¨×ÔÁ¦Âß¼­¿ª·¢£¬£¬ £¬£¬10-25k¡¤15н£©
  • Ìì½òÇóʵ·É²©¿Æ¼¼£ºFPGA¹¤³Ìʦ£¨°å¼¶²âÊÔÓëÁªµ÷£¬£¬ £¬£¬13-20k£©

¶þ¡¢Ð½×ÊÆÊÎö£º3ÄêÂÄÀúÇáËÉÆÆ20k£¬£¬ £¬£¬×ÊÉ³ÌʦÄêн¿É´ï40W+

Ìì½òFPGA¸Úλн×ÊÓëÂÄÀúÇ¿¹Ò¹³£¬£¬ £¬£¬·ºÆð¡°õ辶ʽÔöÌí¡±ÌØµã£¬£¬ £¬£¬ÏêϸÂþÑÜÈçÏ£º

? н×ÊÇø¼äÓëÂÄÀú¶ÔÓ¦±í

ÂÄÀúÆ·¼¶Ð½×ʹæÄ££¨ÔÂн£©µä·¶¸£Àû
Ó¦½ìÉú/³õ¼¶¹¤³Ìʦ5-12k13н+ÏîÄ¿½±½ð+¸ÚǰÅàѵ
3-5ÄêÂÄÀú¹¤³Ìʦ15-25k14н+ÄêÖÕ·Öºì+¼¼Êõ¹ÉÆÚȨ
×ÊÉî/¼Ü¹¹Ê¦¼¶25-40k+15н+µ¯ÐÔÊÂÇéÖÆ+½¹µãÏîÄ¿Ö÷µ¼È¨

? ¸ßн¸Úλ½¹µãÌØÕ÷

  • ¼¼ÊõÃż÷¸ß£º¸ßËÙ½Ó¿Ú£¨ÈçPCIe 4.0¡¢SerDes£©¡¢Òì¹¹ÅÌË㣨Zynq/MPSoC£©¡¢Ëã·¨¼ÓËÙ£¨AI/ͼÏñ´¦Öóͷ££©Ïà¹Ø¸Úλн×ÊÁìÏÈ£»£»£»£»£»
  • ÐÐÒµÓ¯ÀûÏÔÖø£º¾ü¹¤¡¢°ëµ¼Ìå¡¢À×´ïͨѶµÈÁìÓòÆóҵн×ÊÆÕ±é¸ßÓڹŰåÐÐÒµ£¬£¬ £¬£¬²¿·ÖÆóÒµÌṩ¡°14н+±£ÃܽòÌù¡±£»£»£»£»£»
  • µØÇøÓÅÊÆ£º±õº£ÐÂÇø¡¢Î÷Ç࿪·¢ÇøµÈ¹¤ÒµÔ°Çø¸Úλ¼¯ÖУ¬£¬ £¬£¬²¿·ÖÆóÒµÌṩס·¿½òÌùijÈ˲ÅÂä»§Ö§³Ö¡£¡£¡£¡£

Èý¡¢¼¼ÄÜÒªÇó£ºÈý´ó½¹µãÄÜÁ¦£¬£¬ £¬£¬ÖúÄã´Ó¡°ÇóÖ°Õß¡±±ä¡°offerÊÕ¸î»ú¡±

Á¬Ïµ20¼ÒÆóÒµÕÐÆ¸ÐèÇ󣬣¬ £¬£¬FPGA¹¤³ÌʦÐè¾ß±¸ÒÔϽ¹µã¼¼ÄÜ£º

1.Ó²¼¼ÄÜ£ºÂß¼­Éè¼ÆÓ빤³ÌÂ䵨ÄÜÁ¦

  • ±à³ÌÓïÑÔ£ºÐÑÄ¿Verilog/VHDL£¨90%¸ÚλҪÇ󣩣¬£¬ £¬£¬ÊìϤSystemVerilogÓÅÏÈ£»£»£»£»£»
  • ¹¤¾ßÁ´ÕÆÎÕ£ºÊìÁ·Ê¹ÓÃXilinx Vivado/Altera Quartus£¬£¬ £¬£¬ÕÆÎÕModelSim·ÂÕæ¡¢Ê±ÐòÆÊÎö£¨Timing Closure£©£»£»£»£»£»
  • ½Ó¿Ú¿ª·¢£º¸ßËÙ½Ó¿Ú£¨PCIe¡¢SRIO¡¢Ethernet£©¡¢µÍËÙÍâÉ裨UART¡¢SPI£©Éè¼ÆÂÄÀú£¬£¬ £¬£¬ÊìϤLVDS¡¢DDR3/4µÈÓ²¼þ½Ó¿ÚЭÒé¡£¡£¡£¡£

2.Èí¼¼ÄÜ£ºÏîĿЭ×÷ÓëÎĵµÄÜÁ¦

  • ×ÔÁ¦×«Ð´Éè¼ÆÎĵµ£¨¼Ü¹¹Í¼¡¢Ê±ÐòÔ¼Êø¡¢²âÊÔ±¨¸æ£©£»£»£»£»£»
  • ¿çÍŶÓЭ×÷£¨ÓëÓ²¼þ¹¤³ÌʦÁªµ÷¡¢ÅäºÏÈí¼þÍŶӾÙÐÐϵͳ¼¯³É£©£»£»£»£»£»
  • ¾ü¹¤/±£ÃÜÏîÄ¿ÂÄÀúÕßÐè¾ß±¸±£ÃÜÒâʶ¼¿ÕÊÖÊ£¨Èç¾ü¹¤±£ÃÜÈÏÖ¤£©¡£¡£¡£¡£

3.ÐÐÒµ±ÊÖ±¼¼ÄÜ£º²î±ð»¯¾ºÕùÁ¦

  • ͨѶÁìÓò£ºÊìϤOFDM¡¢MIMOµÈµ÷ÖÆ½âµ÷Ëã·¨£¬£¬ £¬£¬Óлù´øÐźŴ¦Öóͷ£ÂÄÀú£»£»£»£»£»
  • ͼÏñ´¦Öóͷ££ºÕÆÎÕHDMI/CSI-2½Ó¿Ú¿ª·¢£¬£¬ £¬£¬ÓÐͼÏñÂ˲¨¡¢±ßÑØ¼ì²âµÈËã·¨FPGAʵÏÖÂÄÀú£»£»£»£»£»
  • ǶÈëʽϵͳ£º»ùÓÚZynqƽ̨ʵÏÖFPGAÓëARMЭͬ¿ª·¢£¬£¬ £¬£¬ÊìϤLinuxÇý¶¯ÕßÓÅÏÈ¡£¡£¡£¡£

ËÄ¡¢Ö°ÒµÉú³¤½¨Ò飺´Ó¡°¼¼Êõר¼Ò¡±µ½¡°¼Ü¹¹ÈÏÕæÈË¡±£¬£¬ £¬£¬3Ìõ·¾¶ÇåÎúÍýÏë

? ·¾¶1£º¼¼ÊõÉî¸û¡ª¡ª³ÉΪÁìÓòר¼Ò

  • 1-3Ä꣺º»ÊµÂß¼­Éè¼Æ»ù´¡£¬£¬ £¬£¬Ö÷¹¥½Ó¿Ú¿ª·¢Óë·ÂÕæµ÷ÊÔ£¬£¬ £¬£¬»ýÀÛ1-2¸öÍêÕûÏîÄ¿ÂÄÀú£»£»£»£»£»
  • 3-5Ä꣺¾Û½¹±ÊÖ±ÁìÓò£¨ÈçͨѶËã·¨¡¢AI¼ÓËÙ£©£¬£¬ £¬£¬ÕÆÎÕFPGA¼Ü¹¹Éè¼ÆÓë×ÊÔ´ÓÅ»¯£¬£¬ £¬£¬Ïò¡°¸ß¼¶¹¤³Ìʦ¡±½ø½×£»£»£»£»£»
  • 5ÄêÒÔÉÏ£º³ÉΪ¼¼Êõר¼Ò£¬£¬ £¬£¬Ö÷µ¼½¹µãÏîÄ¿¼Ü¹¹£¬£¬ £¬£¬¼ÓÈëоƬ¼¶Âß¼­ÑéÖ¤£¬£¬ £¬£¬Ð½×ʿɴï30k+¡£¡£¡£¡£

? ·¾¶2£º¹ÜÀíתÐÍ¡ª¡ª´Ó¡°¹¤³Ìʦ¡±µ½¡°¼¼ÊõÈÏÕæÈË¡±

  • ÌáÉýÏîÄ¿¹ÜÀíÄÜÁ¦£¬£¬ £¬£¬Ñ§Ï°ÍŶÓЭ×÷ÓëÐèÇó²ð½â£»£»£»£»£»
  • ¼ÓÈë¼¼Êõ¼Æ»®ÆÀÉ󣬣¬ £¬£¬×÷Óý¿ç²¿·ÖÏàͬÓë×ÊԴЭµ÷ÄÜÁ¦£»£»£»£»£»
  • Ä¿µÄ¸Úλ£ºFPGA¼¼ÊõÖ÷¹Ü¡¢Ó²¼þ²¿·Ö˾Àí£¨Äêн40W+£©¡£¡£¡£¡£

? ·¾¶3£º¿ç½çÈںϡª¡ªÓµ±§¡°FPGA+ÐÂÐ˼¼Êõ¡±

  • FPGA+AI£ºÑ§Ï°Éî¶ÈѧϰËã·¨¼ÓËÙ£¨ÈçCNNÄ£×ÓFPGA°²ÅÅ£©£¬£¬ £¬£¬Ãé×¼×Ô¶¯¼ÝÊ»¡¢ÖÇÄܰ²·ÀÁìÓò£»£»£»£»£»
  • FPGA+±ßÑØÅÌËã£ºÕÆÎÕÒì¹¹ÅÌËã¼Ü¹¹£¬£¬ £¬£¬¼ÓÈ빤ҵ»¥ÁªÍø¡¢ÎïÁªÍø±ßÑØ½Úµã¿ª·¢£»£»£»£»£»
  • FPGA+оƬÉè¼Æ£ºÏòICǰ¶ËÉè¼Æ×ªÐÍ£¬£¬ £¬£¬¼ÓÈëFPGAÔ­ÐÍÑéÖ¤£¬£¬ £¬£¬½øÈë°ëµ¼ÌåÐÐÒµ½¹µã¸Úλ¡£¡£¡£¡£

½áÓï£ºÕÆÎÕÌì½ò¡°FPGAÈ˲ÅÓ¯ÀûÆÚ¡±£¬£¬ £¬£¬¼¼ÄÜÉý¼¶¿Ì½ûÖ¹»º£¡

Ä¿½ñÌì½òFPGA¸Úλ·ºÆð¡°ÐèÇóÍú¡¢Ð½×ʸߡ¢Éú³¤ÎÈ¡±µÄÌØµã£¬£¬ £¬£¬ÓÈÆä¶Ô3ÄêÒÔÉÏÂÄÀú¡¢ÕÆÎÕ¸ßËÙ½Ó¿ÚÓëËã·¨Â䵨ÄÜÁ¦µÄ¹¤³ÌʦÐèÇóÆÈÇС£¡£¡£¡£ÈôÄãÊÇÓ¦½ìÉú»òתÐÐÕߣ¬£¬ £¬£¬½¨Òé´Ó»ù´¡Âß¼­Éè¼ÆÈëÊÖ£¬£¬ £¬£¬Í¨¹ýʵսÏîÄ¿»ýÀÛÂÄÀú£»£»£»£»£»ÈôÒÑÊÇÐÐÒµ´ÓÒµÕߣ¬£¬ £¬£¬¿É¾Û½¹¡°¸ßËÙ½Ó¿Ú+±ÊÖ±ÁìÓòËã·¨¡±£¬£¬ £¬£¬´òÔì²î±ð»¯¾ºÕùÁ¦¡£¡£¡£¡£

´ó·¢28¹úоFPGAÅàѵÒÀÍеç×ӿƼ¼´óѧ¼¼Êõ³Áµí£¬£¬ £¬£¬ÍƳö¡°´ÓÈëÃŵ½ÐÑÄ¿¡±ÊµÕ½¿Î³Ì£º

?½¹µãÄÚÈÝ£ºVerilog±à³Ì¡¢Ê±ÐòÆÊÎö¡¢PCIe½Ó¿Ú¿ª·¢¡¢ZynqÒì¹¹ÅÌËã¡¢AIËã·¨¼ÓËÙ£»£»£»£»£»

?ÏîÄ¿Çý¶¯£ºÍ¨Ñ¶»ù´ø¡¢Í¼Ïñ´¦Öóͷ£¡¢¹¤Òµ¿ØÖƵÈÕæÊµ°¸Àýʵ²Ù£¬£¬ £¬£¬1:1»¹Ô­ÆóÒµ¿ª·¢³¡¾°£»£»£»£»£»

?¾ÍÒµ°ü¹Ü£ºÃûÆóÄÚÍÆ+¼òÀúÓÅ»¯+ÃæÊÔÏòµ¼£¬£¬ £¬£¬ÖúÁ¦¿ìËÙÈëÖ°Ìì½ò¸ßн¸Úλ£¡

ɨÂë×Éѯ¿Î³ÌÏêÇ飬£¬ £¬£¬½âËøÄãµÄFPGAÖ°Òµ¼ÓËÙͨµÀ£¡

£¨´Ë´¦¿É²åÈ빫ÖںŶþάÂë»ò¿Î³ÌÁ´½Ó£©

#FPGAÇóÖ° #Ìì½òÃûÆó #н×ʽÒÃØ #´ó·¢28¹úоÅàѵ

µã»÷¡°ÔÚ¿´¡±£¬£¬ £¬£¬·ÖÏí¸øÉí±ßµÄFPGAer£¡

´ó·¢28¡¤(ÖйúÓÎ)¹Ù·½ÍøÕ¾
¡¾ÍøÕ¾µØÍ¼¡¿¡¾sitemap¡¿